

日本国特許庁

PATENT OFFICE
JAPANESE GOVERNMENT

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出願年月日

Date of Application:

1998年10月 7日

出願番号

Application Number:

平成10年特許願第285286号

富士通株式会社

1999年 7月12日

特許庁長官 Commissioner, Patent Office 保佐山建門門

【書類名】 特許願

【整理番号】 9803843

【提出日】 平成10年10月 7日

【あて先】 特許庁長官殿

【国際特許分類】 HO3K 3/2885

【発明の名称】 入力回路及び半導体集積回路装置

【請求項の数】 10

【発明者】

【住所又は居所】 神奈川県川崎市中原区上小田中4丁目1番1号 富士通

株式会社内

【氏名】 篠崎 直治

【特許出願人】

【識別番号】 000005223

【氏名又は名称】 富士通株式会社

【代理人】

【識別番号】 100068755

【住所又は居所】 岐阜市大宮町2丁目12番地の1

【弁理士】

【氏名又は名称】 恩田 博宣

【電話番号】 058-265-1810

【手数料の表示】

【予納台帳番号】 002956

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【包括委任状番号】 9706390

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 入力回路及び半導体集積回路装置

【特許請求の範囲】

【請求項1】 外部信号を受け、それに応答した内部信号を出力する入力回路であって、

前記外部信号と基準信号がそれぞれ入力される一対のトランジスタを備え、前 記外部信号と基準信号に基づいて前記一対のトランジスタにそれぞれ流れる電流 に応じて、前記外部信号に応答した前記内部信号を出力する差動回路と、

前記内部信号のレベルに応答して動作し、前記差動回路の電流量を調整する電 流調整回路と

を備えたことを特徴とする入力回路。

【請求項2】 請求項1に記載の入力回路において、

前記電流調整回路は、前記外部信号の遷移方向に対応して前記内部信号の応答性を一定にするように前記差動回路の電流量を調整することを特徴とする入力回路。

【請求項3】 請求項1又は2に記載の入力回路において、

前記電流調整回路は、前記差動回路に備えられる定電流源に並列に接続されて 前記電流量を調整することを特徴とする入力回路。

【請求項4】 請求項3に記載の入力回路において、

前記定電流源は高電位側電源に接続され、

前記電流調整回路は、前記定電流源に並列に接続され、前記内部信号に基づいてオンオフ動作するトランジスタであることを特徴とする入力回路。

【請求項5】 請求項3に記載の入力回路において、

前記定電流源は低電位側電源に接続され、

前記電流調整回路は、前記定電流源に並列に接続され、前記内部信号に基づいてオンオフ動作するトランジスタであることを特徴とする入力回路。

【請求項6】 外部信号と基準信号がそれぞれ入力される一対のトランジスタを備え、前記外部信号と前記基準信号に基づいて一対のトランジスタにそれぞれ流れる電流に基づいて、前記外部信号に応答した内部信号を出力する差動回路

と、前記内部信号のレベルに応答して動作し、前記差動回路の電流量を調整する 電流調整回路とをそれぞれ備えた複数の入力回路と、

前記各入力回路から出力される前記内部信号の相補信号をそれぞれ出力する複数の相補信号生成回路と、

前記各相補信号生成回路から出力される前記相補信号のエッジに基づいて所定 の信号処理動作を行う信号処理回路と

を備えたことを特徴とする半導体集積回路装置。

【請求項7】 請求項6に記載の半導体集積回路装置において、

前記各相補信号生成回路は、それぞれ複数のCMOSインバータ回路で構成され、各相補信号生成回路のインバータ回路を同じ段数で構成したことを特徴とする半導体集積回路装置。

【請求項8】 請求項6に記載の半導体集積回路装置において、

前記信号処理回路は、前記相補信号をラッチ動作し、

前記相補信号生成回路は、複数段のインバータ回路にて構成され、各インバータ回路を構成するMOSトランジスタの応答速度比率を、前記相補信号の不定時間が一定となるように設定したことを特徴とする半導体集積回路装置。

【請求項9】 請求項6に記載の半導体集積回路装置において、

前記信号処理回路は、前記相補信号を構成する正相信号及び逆相信号の立ち上がりエッジで動作し、

前記相補信号生成回路は、複数段のインバータ回路にて構成され、各インバータ回路を構成するMOSトランジスタの応答速度比率を、前記内部信号のエッジから正相信号及び逆相信号の立ち上がりエッジまでのタイミングが等しくなるように設定したことを特徴とする半導体集積回路装置。

【請求項10】 請求項6に記載の半導体集積回路装置において、

前記複数の入力回路は、前記外部信号としてストローブ信号が入力される第1 の入力回路と、前記外部信号としてデータ信号が入力される第2の入力回路とを 有し、

前記信号処理回路は、前記第1の入力回路から出力される信号のエッジに基づいて前記第2の入力回路から出力される信号をラッチするラッチ回路であること

を特徴とする半導体集積回路装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、信号処理動作が高速化された半導体記憶装置に好適な入力回路及びその入力回路を備えた半導体集積回路装置に関する。

[0002]

近年、半導体記憶装置のさらなる高速化に伴い、外部から該装置に入力される外部入力信号が小振幅化している。このような半導体記憶装置には、外部入力信号を内部回路で動作可能な振幅の信号に増幅する入力回路が備えられる。入力回路は外部入力信号の立ち上がり及び立ち下がりエッジに基づいて該回路の出力信号の立ち上げや立ち下げを行う。しかしながら、その出力信号は、入力回路の構成によって、立ち上がり速度と立ち下がり速度に差が生じる。そのため、出力信号に基づいて動作する回路ではその速度の差を吸収するように、動作マージンが設定されなければならない。即ち、立ち上がりエッジと立ち下がりエッジの両方で動作しなければならないからである。この動作マージンは、半導体記憶装置の高速化を妨げる要因となる。そこで、このような入力回路では、立ち上がり及び立ち下がり速度を等しくし、半導体記憶装置を高速化することが望まれている。

[0003]

【従来の技術】

図6は、従来の入力ラッチ回路1を示す。入力ラッチ回路1は、第1及び第2の入力回路2a, 2bとラッチ回路3とを備えている。

[0004]

第1の入力回路2aには、外部データストローブ信号DQS を入力する入力パッド4aが接続される。外部データストローブ信号DQS は、所定の規格に基づく第1,第2レベルVIH, VIL(以下、VIHレベル, VILレベルという)のレベル差を振幅とする小振幅信号である。VIHレベルの電位は電源VCCの電位よりも所定の値だけ低く、VILレベルの電位は電源VSSの電位よりも所定の値だけ高い。

[0005]

入力回路2 a は、この外部データストローブ信号DQS の振幅を電源VCC, VSS レベルまで増幅し、外部データストローブ信号DQS と同相のデータストローブ信号dqszを生成する。そして、入力回路2 a は、生成したデータストローブ信号dqszを次段のラッチ回路3に出力する。

[0006]

このような入力回路 2 a は、図 7 に示すように 3 つの N M O S トランジスタ T N1 \sim T N3、 2 つの P M O S トランジスタ T P1, T P2、及びインバータ回路 5 で構成されている。

[0007]

NMOSトランジスタTN1, TN2のソースはともにノードN1にて接続され、該ノードN1はNMOSトランジスタTN3を介して低電位側電源VSSに接続される。このNMOSトランジスタTN3のゲートには高電位側電源VCCが供給される。つまり、NMOSトランジスタTN3は定電流源として動作し、ノードN1の電位を一定に保っている。

[0008]

又、NMOSトランジスタTN1のドレインはPMOSトランジスタTP1を介して高電位側電源VCCに接続される。NMOSトランジスタTN2のドレインはPMOSトランジスタTP2を介して高電位側電源VCCに接続される。PMOSトランジスタTP1, TP2はカレントミラー回路6を構成している。即ち、PMOSトランジスタTP1, TP2のゲートは互いに接続されるとともに、該ゲートはPMOSトランジスタTP2のドレインに接続される。

[0009]

NMOSトランジスタTN1のゲートには前記外部データストローブ信号DQS が入力される。一方、NMOSトランジスタTN2のゲートには基準電圧Vref が入力される。因みに、基準電圧Vref は、電源VCC, VSSの中間電位、即ち(VCC + VSS)/2である。この基準電圧Vref は、VIH, VILレベルの中間電位でもある。

[0010]

NMOSトランジスタTN1のドレインとPMOSトランジスタTP1のドレイン

との間のノードN2は出力ノードであって、該ノードN2はインバータ回路5の入力端子に接続される。インバータ回路5は、動作電源として電源VCC, VSSが供給され、出力端子から電源VCC, VSSレベルで振幅動作するデータストローブ信号dqszを出力する。

[0011]

このような入力回路2aでは、図8に示すように外部データストローブ信号DQSが基準電圧Vrefより高い電位のVIHレベルになると、NMOSトランジスタTN1の電流駆動能力がNMOSトランジスタTN2のそれより大きくなる。すると、NMOSトランジスタTN1のドレイン電流が増加し、NMOSトランジスタTN2のドレイン電流が減少する。このため、カレントミラー回路6の電流駆動能力が小さくなり、PMOSトランジスタTP1のドレイン電流が減少する。従って、ノードN2の電位はほぼ低電位側電源VSSレベルまで下降し、インバータ回路5は高電位側電源VCCレベルのデータストローブ信号dqszを出力する。

[0012]

一方、外部データストローブ信号DQS が基準電圧Vref より低い電位のVILレベルになると、上記と逆に動作し、インバータ回路5は低電位側電源VSSレベルのデータストローブ信号dqszを出力する。

[0013]

第2の入力回路2bには、外部データ信号DQを入力する入力パッド4bが接続される。外部データ信号DQは、外部データストローブ信号DQSと同じ振幅を持つ信号である。

[0014]

第2の入力回路2bは前記第1の入力回路2aと同様に構成されている。入力回路2bは、この外部データ信号DQの振幅を電源VCC, VSSレベルまで増幅し、外部データ信号DQと同相のデータ信号dqzを生成する。そして、入力回路2bは、生成したデータ信号dqzを次段のラッチ回路3に出力する。

[0015]

ラッチ回路3は、データストローブ信号dqszの立ち上がりに応答してデータ信号dqz を取り込み、次のデータストローブ信号dqszの立ち上がりまで取り込んだ

データ信号dqz をラッチする回路である。ラッチ回路3は、そのラッチ信号を内部データ信号dinzとして図示しない次段の回路に出力する。

[0016]

従って、入力ラッチ回路1は、図9に示すように外部データストローブ信号DQSの立ち上がりに応答して外部データ信号DQを取り込み、次の外部データストローブ信号DQSの立ち上がりまで外部データ信号DQをラッチし、そのラッチ信号を内部データ信号dinzとして出力するように構成されている。このために、外部データストローブ信号DQSのエッジが、外部データ信号DQの中間位置、即ち図9において外部データ信号DQのセットアップ時間tISとホールド時間tIHが等しくなるように両信号DQ、DQSのタイミングが決められている。

[0017]

【発明が解決しようとする課題】

ところで、VIHレベルの外部データストローブ信号DQS がゲートに供給されるときのNMOSトランジスタTN1の電流駆動能力は、一定電位の基準電圧Vrefがゲートに供給されるNMOSトランジスタTN2の電流駆動能力に比べて大きい。つまり、言い換えれば、ノードN2の電位を上昇させるときのNMOSトランジスタTN2のドレイン電流、即ち該ドレイン電流に対応したカレントミラー回路6のノードN2への供給電流の方が、ノードN2の電位を下降させるときのNMOSトランジスタTN1のドレイン電流より小さくなる。

[0018]

そのため、図8に示すように、ノードN2の電位の上昇する速度が、その電位の下降する速度よりも遅くなり、動作遅延時間t2が動作遅延時間t1より長くなってしまう。従って、データストローブ信号dqszは、立ち下がり時の動作遅延時間t4が、立ち上がり時の動作遅延時間t3よりも長くなる。このような問題は、第2の入力回路2bでも同様に発生し、データ信号dqzは、立ち下がり時の動作遅延時間t4が、立ち上がり時の動作遅延時間t3よりも長くなる。

[0019]

このように各入力回路2a,2bで生成されるデータストローブ信号dqszとデータ信号dqzの立ち下がりと立ち上がりの速度に差があると、図9における外部

データ信号DQのセットアップ時間 t ISとホールド時間 t IHとが不等になり、場合によってはラッチ回路 3 が間違ったレベルをラッチするおそれがある。これにより、ラッチ回路 3 は間違ったレベルの内部データ信号dinzを出力するため、次段の回路で誤動作を生じさせる。

[0020]

本発明は、上記問題点を解決するためになされたものであって、その目的は、 外部信号に応答した内部信号を生成する入力回路であって、増幅時に発生する外 部信号のエッジから内部信号の立ち上がりエッジ及び立ち下がりエッジの相対的 な遅延を改善することができる入力回路及びその入力回路を備えた半導体集積回 路装置を提供することにある。

[0021]

【課題を解決するための手段】

請求項1に記載の発明によれば、差動回路は、外部信号と基準信号がそれぞれ 入力される一対のトランジスタを備え、外部信号と基準信号に基づいて一対のトランジスタにそれぞれ流れる電流に応じて、外部信号に応答した内部信号を出力する。電流調整回路は、内部信号のレベルに応答して動作し、差動回路の電流量を調整する。従って、電流調整回路によって、増幅時に発生する外部信号のエッジから内部信号の立ち上がりエッジ及び立ち下がりエッジの相対的な遅延を改善することができる。

[0022]

請求項2に記載の発明によれば、電流調整回路は、外部信号の遷移方向に対応して内部信号の応答性を一定にするように差動回路の電流量を調整する。従って、電流調整回路によって、増幅時に発生する外部信号のエッジから内部信号の立ち上がりエッジ及び立ち下がりエッジの相対的な遅延を改善することができる。

[0023]

請求項3に記載の発明によれば、電流調整回路は、差動回路に備えられる定電流源に並列に接続されて、該定電流源と協働して電流量を調整する。従って、電流調整回路によって、増幅時に発生する外部信号のエッジから内部信号の立ち上がりエッジ及び立ち下がりエッジの相対的な遅延を改善することができる。

[0024]

請求項4に記載の発明によれば、トランジスタは、高電位側電源に接続された 定電流源に並列に接続され、内部信号に基づいてオンオフ動作する。そして、ト ランジスタは、外部信号に対する内部信号の応答性を一定にするように差動回路 の電流量を調整する。従って、トランジスタによって、増幅時に発生する外部信 号のエッジから内部信号の立ち上がりエッジ及び立ち下がりエッジの相対的な遅 延を改善することができる。

[0025]

請求項5に記載の発明によれば、トランジスタは、低電位側電源に接続された 定電流源に並列に接続され、内部信号に基づいてオンオフ動作する。そして、ト ランジスタは、外部信号に対する内部信号の応答性を一定にするように差動回路 の電流量を調整する。従って、トランジスタによって、増幅時に発生する外部信 号のエッジから内部信号の立ち上がりエッジ及び立ち下がりエッジの相対的な遅 延を改善することができる。

[0026]

請求項6に記載の発明によれば、複数の入力回路は、外部信号と基準信号がそれぞれ入力される一対のトランジスタを備え、外部信号と基準信号に基づいて一対のトランジスタにそれぞれ流れる電流に基づいて、外部信号に応答した内部信号を出力する差動回路と、内部信号のレベルに応答して動作し、差動回路の電流量を調整する電流調整回路とをそれぞれ備える。複数の相補信号生成回路は、各入力回路から出力される内部信号の相補信号をそれぞれ出力する。信号処理回路は、各相補信号生成回路から出力される相補信号のエッジに基づいて所定の信号処理動作を行う。従って、各入力回路では、電流調整回路によって、増幅時に発生する外部信号のエッジから内部信号の立ち上がりエッジ及び立ち下がりエッジの相対的な遅延を改善することができる。その結果、内部信号に基づいて動作する相補信号生成回路及び該回路の相補信号に基づいて動作する信号処理回路の動作マージンを向上することができる。

[0027]

請求項7に記載の発明によれば、各相補信号生成回路はそれぞれ複数のCMO

Sインバータ回路で構成され、各相補信号生成回路のインバータ回路が同じ段数で構成される。従って、各相補信号生成回路の動作遅延時間が同じになるため、 該回路の相補信号に基づいて動作する信号処理回路の動作マージンを向上することができる。

[0028]

請求項8に記載の発明によれば、信号処理回路は相補信号をラッチ動作し、相補信号生成回路は複数段のインバータ回路にて構成され、各インバータ回路を構成するMOSトランジスタの応答速度比率が、相補信号の不定時間が一定となるように設定される。従って、相補信号の不定時間が一定となるため、相補信号に基づいて動作する信号処理回路の動作マージンを向上することができる。

[0029]

請求項9に記載の発明によれば、信号処理回路は相補信号を構成する正相信号及び逆相信号の立ち上がりエッジで動作し、相補信号生成回路は複数段のインバータ回路にて構成され、各インバータ回路を構成するMOSトランジスタの応答速度比率が、内部信号のエッジから正相信号及び逆相信号の立ち上がりエッジまでのタイミングが等しくなるように設定される。従って、内部信号のエッジから正相信号及び逆相信号の立ち上がりエッジまでのタイミングが等しくなるため、相補信号に基づいて動作する信号処理回路の動作マージンを向上することができる。

[0030]

請求項10に記載の発明によれば、複数の入力回路はストローブ信号が入力される第1の入力回路と、データ信号が入力される第2の入力回路とを有する。信号処理回路はラッチ回路であって、ストローブ信号のエッジに基づいてデータ信号をラッチする。従って、各入力回路では、電流調整回路によって、増幅時に発生する外部信号(ストローブ信号、データ信号)のエッジから内部信号の立ち上がりエッジ及び立ち下がりエッジの相対的な遅延を改善することができる。その結果、ストローブ信号及びデータ信号に基づいてラッチ動作するラッチ回路の動作マージンを向上することができる。

[0031]

【発明の実施の形態】

以下、本発明を具体化した一実施の形態を図1〜図4に従って説明する。尚、 説明の便宜上、前記従来例と同様の構成については同一の符号を付してその説明 を一部省略する。

[0032]

図1は、本実施の形態の入力ラッチ回路11を示す。入力ラッチ回路11は、 第1及び第2の入力回路12a, 12b、第1及び第2の相補信号生成回路13 a, 13b、及び、第1及び第2のラッチ回路14a, 14bを備えている。

[0033]

第1の入力回路12aには、外部データストローブ信号DQS を入力する入力パッド15aが接続される。入力回路12aは、この外部データストローブ信号DQS の振幅をVIH, VILレベルから電源VCC, VSSレベルまで増幅し、外部データストローブ信号DQS と同相のデータストローブ信号dqszを生成する。そして、入力回路12aは、生成したデータストローブ信号dqszを次段の第1の相補信号生成回路13aに出力する。

[0034]

図2は、入力回路12aの回路図を示す。入力回路12aは、4つのNMOSトランジスタTN1~TN4、2つのPMOSトランジスタTP1, TP2、インバータ回路5で構成される。NMOSトランジスタTN1~TN3、PMOSトランジスタTP1, TP2は、NMOSトランジスタTN3を定電流源として持つ差動回路を構成する。

[0035]

NMOSトランジスタTN4のドレインはノードN1に接続され、ソースは低電位側電源VSSに接続される。NMOSトランジスタTN4のゲートはインバータ回路5の出力端子に接続される。NMOSトランジスタTN4は、データストローブ信号dqszに基づいてオンオフ動作する。

[0036]

NMOSトランジスタTN4は、データストローブ信号dqszがHレベルの期間、 より詳しくは図3に示すようにデータストローブ信号dqszが電源VCCレベルに立 ち上がってから電源VSSレベルに立ち下がる期間でオン状態になる。オンしたNMOSトランジスタTN4は、NMOSトランジスタTN3と協働し、入力回路12 aに流れる電流量を、トランジスタTN3が単体で流す電流量より多くする。即ち、入力回路12aは、データストローブ信号dqszによりNMOSトランジスタTN4をオンオフ動作させ、自己の電流量を調整する。従って、NMOSトランジスタTN4は、入力回路12aの電流量を調整する電流調整回路として作用する。尚、NMOSトランジスタTN4がオンする期間は、ノードN2の電位がLレベルになってから、ほぼHレベルに上昇する期間に相当する。

[0037]

ここで、1つのNMOSトランジスタTN1, TN2について説明すると、従来で述べたように、ノードN2の電位を上昇させるときのNMOSトランジスタTN2のドレイン電流、即ち該ドレイン電流に対応したカレントミラー回路6のノードN2への供給電流の方が、ノードN2の電位を下降させるときのNMOSトランジスタTN1のドレイン電流より小さくなる。

[0038]

そこで、この形態では、ノードN2の電位がLレベルになってから、上昇してほぼHレベルになるまでの期間、NMOSトランジスタTN4は前記データストローブ信号dqszに基づいてオン状態に切り替えられる。即ち、この期間、オンしたNMOSトランジスタTN4は、NMOSトランジスタTN3と協働して入力回路12aに流れる電流量を多くする。この時、NMOSトランジスタTN2に流れる電流量、即ちカレントミラー回路6がノードN2に供給する電流量は、VIHレベルの外部データストローブ信号DQSがゲートに供給されるNMOSトランジスタTN1のドレイン電流量とほぼ同じとなる。

[0039]

そのため、図3に示すように、ノードN2の電位が上昇する速度が下降する速度と等しくなるように高速化され、動作遅延時間t2と動作遅延時間t1とが等しくなる。従って、この入力回路12aは、その立ち下がり時の動作遅延時間t4と立ち上がり時の動作遅延時間t3が等しいデータストローブ信号dqszを出力する。

[0040]

第2の入力回路12bは前記第1の入力回路12aと同様に構成されている。 即ち、入力回路12bには、外部データ信号DQを入力する入力パッド15bが接続される。入力回路12bは、この外部データ信号DQの振幅をVIH, VILレベルから電源VCC, VSSレベルまで増幅し、外部データ信号DQと同相のデータ信号dqzを生成する。そして、入力回路12bは、その立ち下がり時の動作遅延時間t4と立ち上がり時の動作遅延時間t3が等しいデータ信号dqzを次段の第2の相補信号生成回路13bに出力する。

[0041]

第1の相補信号生成回路13 a は、直列に接続された2つのインバータ回路16,17で構成される。初段のインバータ回路16の入力端子には、前記第1の入力回路12 a からデータストローブ信号dqszが入力される。初段のインバータ回路16は、その出力端子から逆相データストローブ信号dqs180zを第2のラッチ回路14 b に出力する。次段のインバータ回路17は、その出力端子から正相データストローブ信号dqs0zを第1のラッチ回路14 a に出力する。

[0042]

第2の相補信号生成回路13bは前記第1の相補信号生成回路13aと同様に構成されている。即ち、第2の相補信号生成回路13bは、直列に接続された2つのインバータ回路18,19で構成される。初段のインバータ回路18の入力端子には、前記第2の入力回路19からのデータ信号dqzが入力される。初段のインバータ回路18は、その出力端子から逆相データ信号dq180zを第1及び第2のラッチ回路14a,14bに出力する。次段のインバータ回路19は、その出力端子から正相データ信号dq0zを第1及び第2のラッチ回路14a,14bに出力する。

[0043]

尚、この形態では、第1,第2の相補信号生成回路13a,13bを構成するインバータ回路 $16\sim19$ は、CMOSインバータ回路からなる。尚、インバータ回路 $16\sim19$ を構成するPMOSトランジスタ及びNMOSトランジスタの動作速度(応答速度)を、それぞれPch(16), Nch(16)、Pch(

17), Nch(17)、Pch(18), Nch(18)、Pch(19), Nch(19)とする。そして、この形態では、各MOSトランジスタの応答速度の比率が次式に示すように設定される。

[0044]

【数1】

$$\frac{Pch (16)}{Nch (16)} < \frac{Pch (18)}{Nch (18)} = \frac{Pch (19)}{Nch (19)} < \frac{Pch (17)}{Nch (17)}$$

即ち、インバータ回路18,19は、各MOSトランジスタの応答速度の比率が等しく設定される。これにより、図4に示すようにデータ信号dq0z,dq180zのレベルの遷移による信号の不定時間t5が等しくなる。

[0045]

又、インバータ回路16は、各MOSトランジスタの応答速度の比率がインバータ回路18,19のそれより小さくなるように設定され、インバータ回路17は、各MOSトランジスタの応答速度の比率がインバータ回路18,19のそれより大きくなるように設定される。つまり、インバータ回路16ではNch(16)の応答速度がPch(16)の応答速度に相対して速くなるように設定され、インバータ回路17ではPch(17)の応答速度がNch(17)の応答速度に相対して速くなるように設定され度に相対して速くなるように設定される。

[0046]

このようにして、インバータ回路16の出力信号の立ち下がり速度と、インバータ回路17の出力信号の立ち上がり速度とが速くされ、かつインバータ回路16の出力信号の立ち下がり速度が遅くされ、図4に示すようにデータストローブ信号dqs0z, dqs180zの立ち上がり時の動作遅延時間t7が等しくしている。

[0047]

更に、図4に示すように、データストローブ信号dqs0z, dqs180zがHレベルになるタイミングが、データ信号dq0z, dq180zにおける各不定時間 t 5 を除いた各確定時間 t 6 の中間になるように前記インバータ回路 1 6 \sim 1 9 のMOSトランジスタの応答速度比率が設定される。

[0048]

第1のラッチ回路14 a は、正相データストローブ信号dqs0z の立ち上がりに 応答してHレベルのデータ信号dq0z又はHレベルのデータ信号dq180z(、即ちL レベルのデータ信号dq0z)をラッチする。ラッチ回路14 a は、そのラッチ信号 を正相用内部データ信号din0z として出力する。

[0049]

第2のラッチ回路14 b は、逆相データストローブ信号dqs180z の立ち上がり に応答してHレベルのデータ信号dq0z又はHレベルのデータ信号dq180z(、即ち Lレベルのデータ信号dq0z)をラッチする。ラッチ回路14 b は、そのラッチ信 号を逆相用内部データ信号din180z として出力する。

[0050]

従って、入力ラッチ回路11は、図4に示すように外部データストローブ信号 DQS の立ち上がりと立ち下がりに応答して外部データ信号DQを取り込み、次の外部データストローブ信号DQS のエッジの入力まで外部データ信号DQをラッチし、その外部データストローブ信号DQS の正相用内部データ信号dinOz (外部データストローブ信号DQS の立ち上がりに応答してラッチされたデータ)と、外部データストローブ信号DQS の逆相用内部データ信号din180z (外部データストローブ信号DQS の立ち下がりに応答してラッチされたデータ)とを出力する。

[0051]

以上のように構成された入力ラッチ回路11は、例えばDDR(Double Data Rate)-SDRAMに備えられる。DDR-SDRAMは、外部データストローブ信号DQS の立ち上がりと立ち下がりの両エッジにて取り込んだ外部データ信号 DQに基づいて動作する。

[0052]

このとき、上記したように、データストローブ信号dqsz、データ信号dqz、データストローブ信号dqs0z, dqs180z、及びデータ信号dq0z, dq180zの波形がそれぞれ改善されるので、入力ラッチ回路11では、外部データストローブ信号DQSのエッジが、外部データ信号DQの中間位置、即ち図4において外部データ信号DQのセットアップ時間tISとホールド時間tIHが等しくなる。このため、DDR

- SDRAMは、動作マージンが大きくなり、高速に安定した動作が可能となる

[0053]

上記したように、本実施の形態では、以下に示す作用効果を得ることができる

(1)入力回路12a(12b)には、ノードN1と低電位側電源VSSとの間、即ち定電流源を構成するNMOSトランジスタTN3と並列に接続されるNMOSトランジスタTN4が備えられる。このNMOSトランジスタTN4のゲートにはデータストローブ信号dqsz(データ信号dqz)が入力され、NMOSトランジスタTN4は、データストローブ信号dqsz(データ信号dqz)がHレベルの期間、より詳しくは図3に示すようにデータストローブ信号dqsz(データ信号dqz)が電源VCCレベルに立ち上がってから電源VSSレベルに立ち下がる期間でオン状態になる。オンしたNMOSトランジスタTN3と協働し、入力回路12a(12b)に流れる電流量を、トランジスタTN3が単体で流す電流量より多くする。

[0054]

即ち、入力回路12aは、データストローブ信号dqsz(データ信号dqz)によりNMOSトランジスタTN4をオンオフ動作させ、自己の電流量を調整する。この時、NMOSトランジスタTN2に流れる電流量、即ちカレントミラー回路6がノードN2に供給する電流量は、VIHレベルの外部データストローブ信号DQSがゲートに供給されるNMOSトランジスタTN1のドレイン電流量とほぼ同じとなる。

[0055]

そのため、図3に示すように、ノードN2の電位が上昇する速度が下降する速度と等しくなるように高速化され、動作遅延時間t2と動作遅延時間t1とが等しくなる。従って、この入力回路12a(12b)は、その立ち下がり時の動作遅延時間t4と立ち上がり時の動作遅延時間t3が等しいデータストローブ信号dqszを出力する、即ち出力信号の遅延時間を改善することができる。

[0056]

(2)従来の入力回路2a(2b)に対して、この形態の入力回路12a(12b)はNMOSトランジスタTN4を新たに加えるだけで実施できるので、簡単な回路構成とすることができる。

[0057]

(3) NMOSトランジスタTN4はデータストローブ信号dqsz(データ信号dqz)に基づいてオンオフ動作するようにしたので、入力回路12a(12b)の回路構成を簡素化することができる。

[0058]

(4)第1,第2の相補信号生成回路13a,13bのインバータ回路16~19の段数が同じ段数で構成される。従って、第1,第2の相補信号生成回路13a,13bの動作遅延時間が同じになるため、次段のラッチ回路14a,14bの処理速度を高速化(動作マージンを向上)することができる。

[0059]

(5) インバータ回路 1 8, 1 9 の各MOSトランジスタの応答速度の比率が等しく設定され、図4に示すようにデータ信号dq0z, dq180zのレベルの遷移による信号の不定時間 t 5 が等しくなるように設定される。従って、データ信号dq0z, dq180zの不定時間 t 5 が一定となるため、次段のラッチ回路 1 4 a, 1 4 b の処理速度を高速化(動作マージンを向上)することができる。

[0060]

(6) インバータ回路 1 6ではN c h (16) の応答速度がP c h (16) の応答速度に相対して速くなるように設定され、インバータ回路 1 7ではP c h (17) の応答速度がN c h (17) の応答速度に相対して速くなるように設定される。このようにして、インバータ回路 1 6の出力信号の立ち下がり速度と、インバータ回路 1 7の出力信号の立ち上がり速度とが速くされ、かつインバータ回路 1 6の出力信号の立ち下がり速度が遅くされて、図 4 に示すようにデータストローブ信号dqs0z , dqs180z の立ち上がり時の動作遅延時間 t 7が等しくなるように設定される。従って、データストローブ信号dqs0z , dqs180z の立ち上がるタイミングが等しくなるので、次段のラッチ回路 1 4 a , 1 4 b の処理速度を高速化 (動作マージンを向上) することができる。

[0061]

尚、本発明の実施の形態は以下のように変更してもよい。

〇上記実施の形態では、図2に示すように、NMOSトランジスタTN2のオン時の電流駆動能力をNMOSトランジスタTN1のオン時の電流駆動能力と同等に高めてノードN2の電位の変化速度を等しくする電流調整回路をNMOSトランジスタTN4にて構成した。

[0062]

この電流調整回路の別の形態とした入力回路12cを図5に示す。詳述すると、カレントミラー回路6を構成するPMOSトランジスタTР1, TР2のソースが互いに接続され、そのソースが接続されたノードN3と高電位側電源VCCとの間にPMOSトランジスタTР3, TP4が並列に接続される。PMOSトランジスタTP3のゲートには低電位側電源VSSが供給され、PMOSトランジスタTP3は定電流源として動作する。又、PMOSトランジスタTP4のゲートには、データストローブ信号dqsz(データ信号dqz)がインバータ回路20を介して入力される。従って、PMOSトランジスタTP4はNMOSトランジスタTN4と同時にオンオフ動作される。

[0063]

そのため、この形態では、ノードN2の電位がLレベルになってから、上昇してほぼHレベルになるまでの期間、PMOSトランジスタTP4はNMOSトランジスタTN4と同時にオン状態に切り替えられる。即ち、この期間、オンしたNMOSトランジスタTN4及びPMOSトランジスタTP4は、NMOSトランジスタTN3と協働して入力回路12cに流れる電流量を多くする。即ち、この形態では、電流調整回路は、NMOSトランジスタTN4、PMOSトランジスタTP4、インバータ回路20により構成される。この電流調整回路により、NMOSトランジスタTN2に流れる電流量、即ちカレントミラー回路6がノードN2に供給する電流量は、VIHレベルの外部データストローブ信号DQS(外部データ信号DQ)がゲートに供給されるNMOSトランジスタTN1のドレイン電流量とほぼ同じとなる。

[0064]

そのため、この形態でも、図3に示すように、ノードN2の電位が上昇する速度が下降する速度と等しくなるように高速化され、動作遅延時間t2と動作遅延時間t1とが等しくなる。従って、この入力回路12cでは、その立ち下がり時の動作遅延時間t4と立ち上がり時の動作遅延時間t3が等しいデータストローブ信号dgsz(データ信号dgz)を出力することができる。

[0065]

又、NMOSトランジスタTN4を省略し、PMOSトランジスタTP3, TP4及 びインバータ回路20のみで電流調整回路を構成してもよい。

更に、電流調整回路をNMOSトランジスタTN4、PMOSトランジスタTP3 ,TP4及びインバータ回路20以外の回路及び素子を適宜用いて構成してもよい

[0066]

〇上記実施の形態では、入力ラッチ回路11をDDR-SDRAMに用い、入力回路12a,12bからのデータストローブ信号dqsz(データ信号dqz)を、相補信号生成回路13a,13bで各相補信号に変換し、その相補信号に基づいてラッチ回路14a,14bから正相用,逆相用内部データ信号din0z,din180 z を出力するようしたが、入力ラッチ回路11をSDRAMに用いるべく、従来と同様のラッチ回路3に置換して1つの内部データ信号dinzを出力するようにしてもよい。

[0067]

〇上記実施の形態では、入力回路 1 2 a , 1 2 b において、差動回路をカレントミラー回路 6 と定電流源 (N M O S トランジスタ T N 3) で構成したが、この構成に限定されるものではない。

[0068]

【発明の効果】

以上詳述したように、本発明によれば、外部信号に応答した内部信号を生成する入力回路であって、増幅時に発生する外部信号のエッジから内部信号の立ち上がりエッジ及び立ち下がりエッジの相対的な遅延を改善することができる入力回路及びその入力回路を備えた半導体集積回路装置を提供することができる。

1 8

【図面の簡単な説明】


- 【図1】 本実施の形態の入力ラッチ回路の回路図である。
- 【図2】 入力回路の回路図である。
- 【図3】 入力回路の動作波形図である。
- 【図4】 入力ラッチ回路の動作波形図である。
- 【図5】 別例の入力回路の回路図である。
- 【図6】 従来の入力ラッチ回路の回路図である。
- 【図7】 入力回路の回路図である。
- 【図8】 入力回路の動作波形図である。
- 【図9】 入力ラッチ回路の動作波形図である。

【符号の説明】

- 6 差動回路を構成するカレントミラー回路
 - DQS 外部信号としての外部データストローブ信号
 - DQ 外部信号としての外部データ信号
 - dqsz 内部信号としてのデータストローブ信号
 - dqz 内部信号としてのデータ信号
 - TN1 トランジスタとしてのNMOSトランジスタ
 - TN2 トランジスタとしてのNMOSトランジスタ
 - TN3 差動回路を構成するNMOSトランジスタ
 - TN4 電流調整回路を構成するNMOSトランジスタ
 - TP4 電流調整回路を構成するPMOSトランジスタ
 - Vref 基準信号としての基準電圧


【書類名】 図面 【図1】

本実施の形態の入力ラッチ回路の回路図




【図2】

入力回路の回路図




【図3】

入力回路の動作波形図




【図4】




【図5】

別例の入力回路の回路図




【図6】

従来の入力ラッチ回路の回路図




【図7】

入力回路の回路図




【図8】

入力回路の動作波形図



【図9】

入力ラッチ回路の動作波形図



【書類名】 要約書

【要約】

【課題】外部信号に応答した内部信号を生成する入力回路であって、増幅時に発生する外部信号のエッジから内部信号の立ち上がりエッジ及び立ち下がりエッジの相対的な遅延を改善する。

【解決手段】差動回路は、外部信号DQS , DQと基準電圧 V ref がそれぞれ入力される一対のNMOSトランジスタTN1, TN2を備え、外部信号DQS , DQと基準電圧 V ref に基づいて一対のNMOSトランジスタTN1, TN2にそれぞれ流れる電流に応じて、外部信号DQS , DQに応答した内部信号dqsz, dqz を出力する。電流調整回路としてのNMOSトランジスタTN4は、外部信号DQS , DQに対する内部信号dqsz, dqz のレベルに応答して差動回路の電流量を調整すべくオンオフ動作する。

【選択図】 図2

【書類名】

職権訂正データ

【訂正書類】

特許願

<認定情報・付加情報>

【特許出願人】

【識別番号】

000005223

【住所又は居所】

神奈川県川崎市中原区上小田中4丁目1番1号

【氏名又は名称】

富士通株式会社

【代理人】

申請人

【識別番号】

100068755

【住所又は居所】

岐阜県岐阜市大宮町2丁目12番地の1

【氏名又は名称】

恩田 博宣

出願人履歴情報

識別番号

[000005223]

1. 変更年月日

1996年 3月26日

[変更理由]

住所変更

住 所

神奈川県川崎市中原区上小田中4丁目1番1号

氏 名

富士通株式会社